Điện tử - Bán dẫn

Ứng dụng của SEM trong Công nghệ Through Silicon Vias

Ứng dụng của SEM trong Công nghệ Through Silicon ViasThrough-silicon vias (TSV) là một công nghệ liên kết 3D tiên tiến và cũng là một bộ phận cốt lõi để làm vật liệu đệm 3D tích hợp. Các tấm mạch được kết nối theo chiều dọc TSV giúp cải thiện nâng cao hiệu suất điện, giảm tiêu thụ điện năng.

TESCAN cung cấp cho công nghiệp bán dẫn và đóng gói với nhiều hệ thống phân tích, đầu dò đa dạng để thực hiện các kỹ thuật phân tích trong nghiên cứu ứng suất và sự nhô ra của Cu trong TSV.

 

SEM có hiệu suất cao cho phép chụp ảnh các vật liệu trong Through-silicon vias (TSV) với độ phân giải siêu cao và thực hiện kiểm tra vật lý trên bề mặt của nó.

Hệ thống chùm tia kép FIBSEM cho phép chỉ rõ vị trí lỗi, kiểm tra từng khu vực cụ thể và xác định đặc điểm của những lỗi sai chỉ với một thiết bị. Hệ thống FIB-SEM Xe plasma của TESCAN cung cấp tốc độ và năng lượng cần thiết để thực hiện phân tích vật liệu trong TSV với thông lượng cao.

Ngoài ra, TSV cho phép tích hợp các tấm không đồng nhất bằng cách sử dụng các node khác nhau và công nghệ sản xuất khác nhau. TSV làm tăng băng thông giữa chip logic và bộ nhớ (đặc biệt với các bộ nhớ rộng).

Tuy nhiên, có những vấn đề liên quan đến độ tin cậy của TSV, đó là chu trình ủ nhiệt có thể gây ra lỗi cơ học trong TSV. Sự khác biệt giữa hệ số giãn nở có đồng và Si wafer dẫn đến ứng suất nhiệt sẽ ảnh hưởng đến hiệu suất của thiết bị. Sự nhô ra của Cu trong TSV gây ra bởi ứng suất nhiệt là nguyên nhân làm hỏng TSV và những liên kết liền kề.

  • Through-silicon vias (TSV) có chiều dài từ 50 đến 100um và đường kính từ 15 đến 30um, thường được sắp xếp thành các chuỗi, mảng (có thể hơn 500um), do vậy việc cắt ngang những cấu trúc này là thử thách đối với nguồn ion Ga thông thường.
  • Mặt cắt ngang lớn thu được từ hệ thống FIBSEM của TESCAN giúp tìm và kiểm tra các khoảng trống, sự tách lớp, vết nứt và các khuyết tật khác có trong TSV.
  • Phép phân tích EDX và EBDS có thể được sử dụng để nghiên cứu vi cấu trúc của Cu và sự phân bố kích thước các hạt khác nhau trong TSV.
  • FIB plasma Xe ít phá hủy vô định hình hơn so với Ga, đây là một lợi thế cho phép phân tích EBDS.

Upper part of a TSV imaged with the SE detector

Upper part of a TSV imaged with the SE detector

 

Magnified image of a Cu TSV showing the solder bump, passivation layer, mold compound and liner oxide layer

Magnified image of a Cu TSV showing the solder bump, passivation layer, mold compound and liner oxide layer

 

EBSD maps of a set of 4 × 50 μm copper TSVs polished by plasma FIB showing an overlay of a SE image with the IPF orientation maps. Image taken from T.Hrncir, et.al. ISTFA 2014, p. 136

EBSD maps of a set of 4 × 50 μm copper TSVs polished by plasma FIB showing an overlay of a SE image with the IPF orientation maps. Image taken from T.Hrncir, et.al. ISTFA 2014, p. 136

 

Cross-section of 2.5D stacked-die showing a solder ball and two TSVs

Cross-section of 2.5D stacked-die showing a solder ball and two TSVs

 

BSE cross-sectional view of 2.5D stacked-die showing two Cu TSVs passing through silicon interposer in order to connect upper metal layers to additional backside metal layers

BSE cross-sectional view of 2.5D stacked-die showing two Cu TSVs passing through silicon interposer in order to connect upper metal layers to additional backside metal layers

 

Bottom part of a TSV imaged with the BSE detector for grain contrast

Bottom part of a TSV imaged with the BSE detector for grain contrast